最近，新加坡國立大學（NUS）的一組研究人員開發(fā)了一種新穎的技術，該技術可以使物理上無法克隆的功能（Physically Unclonable Functions：PUF）以非常低的成本生成更安全，更獨特的“指紋”。這使其即使在低端的SoC上，也能實現(xiàn)硬件安全性。

傳統(tǒng)上，PUF嵌入在多個商用芯片中，通過生成類似于單個指紋的密鑰，將一個硅芯片與另一個硅芯片區(qū)別開來。這種技術可以防止硬件盜版，芯片偽造和物理攻擊。

新加坡國立大學工程學院電氣與計算機工程系的研究團隊將硅芯片指紋識別技術提升到了一個新的水平，并取得了兩項重大改進：第一，使PUF能夠自我修復；其次，使他們能夠自我掩飾。

自修復PUF

盡管在過去十年中出現(xiàn)了驚人的發(fā)展，但現(xiàn)有的PUF仍受制于有限的穩(wěn)定性和周期性不正確的指紋識別。它們通常設計為獨立電路，可為黑客提供對AD1580ARTZ-REEL7芯片的明顯物理攻擊點。

傳統(tǒng)上，這種不穩(wěn)定性是通過過度設計來消除的，例如設計針對最壞情況留有余地的糾錯碼，這會大大增加芯片成本和功耗。另外，在進行商業(yè)化之前，必須首先通過在非常廣泛的環(huán)境條件下進行廣泛的測試來識別并丟棄具有不穩(wěn)定PUF的芯片，從而進一步增加了成本。

為了解決這些差距，NUS工程師團隊引入了一種新穎的自適應技術，該技術使用片上傳感器和機器學習算法來預測和檢測PUF的不穩(wěn)定性。這項技術可以智能地將校正的可調級別調整到必要的最低水平，并產生更安全，穩(wěn)定的PUF輸出。反過來，這種新穎的方法將消耗降到了最低，并且能夠檢測黑客通常在物理攻擊中利用的異常環(huán)境條件，例如溫度，電壓或噪聲。

另一個好處是，通過縮小所需的測試用例，可以大大減少傳統(tǒng)的測試負擔和成本。這可以消除過度設計和不必要的設計成本，因為大部分測試工作可以委托給整個設備生命周期內可用的片上傳感和智能功能。

“我們的方法利用片上感測和機器學習來實現(xiàn)PUF不穩(wěn)定性事件的準確預測，檢測和自適應抑制。這個能夠在整個芯片生命周期內不發(fā)生穩(wěn)定性下降的自我修復功能，可確保在最高級別的情況下生成最高級別安全的可靠密鑰，同時避免了在最壞情況下進行設計和測試的負擔，即使這種情況很少發(fā)生，也不太可能發(fā)生。這降低了總體成本，縮短了上市時間，并減少了系統(tǒng)功耗，從而延長了電池壽命，領導綠色IC小組的Massimo Alioto教授與會，這是硬件安全性突破背后的幕后功臣。

在諸如物聯(lián)網（IoT），可穿戴設備和可植入生物醫(yī)學系統(tǒng)的傳感器節(jié)點等非常低成本和低功耗的硅系統(tǒng)中，芯片設計和測試成本的降低是增強硬件安全性的關鍵。

Alioto教授詳細說明：“片上傳感以及機器學習和自適應功能，使我們能夠以更低的成本提高芯片安全性的門檻。因此，PUF可以部署在地球上的每個硅系統(tǒng)中，從而使硬件安全性民主化即使在嚴格的成本約束下也是如此�！�

使用創(chuàng)新的沉入式邏輯設計創(chuàng)建自我隱藏（self-concealing ）的PUF

研究人員發(fā)明的PUF還具有首創(chuàng)的能力，可以完全浸入并隱藏在它們實際保護的數(shù)字邏輯中。這是通過PUF體系結構的大多數(shù)數(shù)字性質實現(xiàn)的，該結構允許與常規(guī)數(shù)字電路類似的數(shù)字標準單元的放置，路由和集成。由于商業(yè)軟件設計工具支持的常規(guī)數(shù)字自動化設計方法可以應用于PUF設計，因此可以降低設計成本。

另外，PUF數(shù)字設計允許秘密密鑰的生成散布在使用此類密鑰的邏輯中，例如保護數(shù)據(jù)的加密單元和處理要加密的數(shù)據(jù)的微處理器。沉浸式邏輯方法將PUF標準單元分散在用于數(shù)字邏輯的單元中，從而“隱藏”或隱藏任何試圖攻擊特定芯片信號以物理重構密鑰的黑客明確的攻擊點。

這種自我隱藏的能力使攻擊強度提高了大約100倍。與傳統(tǒng)的獨立PUF數(shù)以萬計相比，使用最新工具將攻擊典型芯片的成本也提高了數(shù)百萬美元。

通過國家級“ SOCure”研究計劃，領先的半導體公司（如臺積電），教育部和新加坡國家研究基金會為這項創(chuàng)新提供了支持。

下一步

國大研究團隊將繼續(xù)研究計算機架構，物理安全性和機器學習的融合，以開發(fā)下一代芯片上的安全系統(tǒng)。鑒于越來越普遍采用在芯片上檢測和處理個人和敏感信息的系統(tǒng)，因此對隱私和信息安全的需求日益增長推動了這項技術創(chuàng)新。

該團隊還致力于通過架構和安全原語與芯片上任何系統(tǒng)中普遍可用的電路的緊密物理協(xié)同集成來實現(xiàn)無處不在的超低成本硬件安全性，范圍從邏輯，存儲器，芯片內數(shù)據(jù)通訊和加速器。最終，該團隊的最新突破有望在每個硅芯片的粒度上實現(xiàn)硬件安全性，即使在芯片上的各個子系統(tǒng)內也是如此。